

SKU5989: DEPURADOR/PROGRAMADOR USB BLASTER V2, FPGA/CPLD PARA DISPOSITIVOS ALTERA



Descripción

USB Blaster está diseñado para ALTERA FPGA, CPLD, dispositivos de configuración serie activa y dispositivos de configuración mejorada, conexión USB 2.0 al PC y JTAG, AS, PS al dispositivo de destino.

Características

- Solución de hardware
 - Solución FT245 CPLD 244 de alta velocidad, velocidad de descarga similar a la original ALTERA USB Blaster, con la misma operación.
 - Velocidad de descarga 1-3 veces más rápida que otros esquemas, como 68013 o C8051F.
- Rendimiento
 - Admite la mayoría de los dispositivos altera FPGA/CPLD, dispositivos de configuración serie activa y dispositivos de configuración mejorada.
 - Soporta COMO, PS, JTAG tres modos de descarga.
 - Diseño CPLD FT245R interno, estable y de alta velocidad.
 - Admite voltaje de programación de 1.2-5V.
 - Admite el analizador lógico incorporado SignalTap II.
 - Admite Nios II de comunicación y depuración de procesadores integrados.
- Software compatible
 - Entorno de desarrollo integrado Quartus II.
 - Entorno de desarrollo integrado del IDE de NIOS II.
 - Entorno de desarrollo integrado de EDS del NIOS II.

- Dispositivos compatibles
- Los dispositivos probados se enumeran a continuación, incluidos, entre otros:
 - CPLD: MAX3000, MAX7000A/B/S, MAX9000 y MAX II, etc.
 - FPGA: Stratix, Stratix II, Ciclón, Ciclón II, Ciclón III, ACEX 1K, APEX 20K y FLEX 10K, etc.
- Dispositivos de configuración serie activa, incluidos: EPCS1, EPCS4, EPCS16, etc.
- Dispositivos de configuración mejorada que incluyen: EPC1, EPC4, etc.
- Conexión a PC
- Conexión al ordenador a través de la interfaz USB 2.0.
 - Se conecta a la placa de destino
 - Conexión de la placa de destino a través de interfaces JTAG, AS, PS. La figura 1, 2 y 3 a continuación muestra las diferentes interfaces.

Figure 1. JTAG header pinout

TCK	1	2	GND
TDO	3	4	VCC(TRGT)
TMS	5	6	NC
NC	7	8	NC
TDI	9	10	GND

Figure 2. AS header pinout

DCLK	1	2	GND
CONF_DONE	3	4	VCC(TRGT)
nCONFIG	5	6	nCE
DATAOUT	7	8	nCS
ASDI	9	10	GND

Figure 3. PS header pinout

DCLK	1	2	GND
CONF_DONE	3	4	VCC(TRGT)
nCONFIG	5	6	NC
nSTATUS	7	8	NC
DATA0	9	10	GND

Electrónica
¿Qué vamos a innovar hoy?



AG Electrónica S.A.P.I. de C.V.
República del Salvador N° 20 Segundo Piso
Teléfono: 55 5130 - 7210

ACOTACIÓN: N/A	http://www.agelectronica.com	ESCALA: N/A	REALIZO: JLL REV: JFRR
TOLERANCIA: N/A	DEPURADOR/PROGRAMADOR USB BLASTER V2, FPGA/CPLD PARA DISPOSITIVOS ALTERA		
TOLERANCIA: N/A	Fecha: 23/04/21	No. Parte: SKU5989	